岗位职责:
1. 负责芯片中端全流程设计，涵盖sdc，upf，综合，形式验证，low power验证，sta timing check及timing 收敛等核心环节，确保设计符合性能、功耗、面积（PPA）目标。
2. 主导先进工艺节点下的中端实现方案制定，解决中端设计中的low power验证、时序收敛等关键问题。
3. 负责top sdc的书写，包括clock定义，timing exception的设置，接口协议时序的设置。
4. 负责flatten sdc的书写，有能力将block sdc转化成top flatten sdc，并保证和block sdc的一致性。
5. 负责中端设计工具的优化使用，提升设计效率与质量；沉淀中端设计经验，输出技术文档与最佳实践。
6. 指导团队成员开展中端设计工作，推动团队技术能力提升。
任职要求:
1. 本科及以上学历，电子科学与技术、微电子学与固体电子学、集成电路工程等相关专业。
2. 熟练掌握dc，genus，formality，conformal，vclp，pt，xtop等中端设计工具，具备工具脚本（Tcl/Perl/Python）开发与优化能力。 深入理解时序分析、时序收敛、功耗优化方法，能独立解决复杂项目中的中端技术难题。
3. 5年以上芯片中端设计工作经验，具备12nm/7nm以下先进工艺量产项目经验，熟悉该工艺的Design Rule、Library特性要求。
4. 精通大型AI，GPGPU芯片架构及中端设计要点，有完整的大型AI，GPGPU芯片从实现到流片量产的全流程经验者优先。