岗位职责：
1、顶层规划与协作：​ 负责纳芯微电源类产品（如LDO、DC-DC、Charge Pump、Gate Driver等）和信号链产品（如ADC、DAC、放大器、接口芯片等）的芯片整体版图规划、布局及顶层集成。
2、关键模块设计：​ 独立完成关键模拟模块（如Bandgap、LDO、放大器、比较器、精密电流镜等）的版图设计，深刻理解并优化匹配、噪声、 latch-up、ESD、IR Drop等关键指标。
3、全芯片验证：​ 负责完成DRC、LVS、ERC、ANT、PERC等物理验证，并能够利用Calibre、PEX等工具进行后仿真的参数提取，与设计工程师紧密合作分析并解决相关问题。
4、先进工艺应用：​ 主导或参与基于先进工艺节点（如40nm、28nm及以下）的芯片版图设计，解决在先进工艺下面临的可靠性、密度和性能挑战。
5、技术传承与指导：​ 指导初级工程师，建立和优化版图设计规范、流程和方法学，提升团队整体设计效率和质量。
6、跨部门沟通：​ 与设计、测试、封装等团队密切合作，确保版图设计满足芯片的性能、可靠性及可生产性要求。
任职要求：
1、学历与经验：
- 微电子、电子工程、集成电路等相关专业本科及以上学历。
- 5年及以上模拟/混合信号芯片版图设计经验，有成功流片并量产的经验，有电源管理或高速高精度信号链芯片版图经验者优先。
2、专业知识与技能：
- 精通版图设计工具，如Cadence Virtuoso，熟悉Calibre等验证工具。
- 深刻理解CMOS、BCD等半导体工艺制程，对器件的匹配、噪声、闩锁效应、静电防护、电迁移、压降有扎实的理论基础和实战经验。
- 具备顶层芯片集成经验，熟悉电源pad、ESD结构、密封环等顶层版图设计要求。
- 有高压（＞20V）或先进工艺（＜ 40nm）版图设计经验者优先考虑。
3、软实力：
- 具备优秀的责任心、严谨细致的工作态度和出色的分析解决问题的能力。
- 具有良好的团队合作精神和沟通能力，能够承担工作压力，有强烈的自我驱动力和学习能力。
- 对芯片性能、面积和成本有优化意识。