岗位职责
负责 DRAM 芯片或 CMOS 模拟电路版图的全流程设计，包括布局规划、器件摆放、布线、物理验证等，确保版图符合设计规则与性能要求。
参与版图设计方案评审，协同前端设计工程师进行电路性能优化，解决版图寄生参数、匹配性、噪声等相关问题。
熟练使用物理验证工具完成 DRC、LVS、ERC 等检查，及时修复验证过程中出现的问题，保障版图设计质量。
跟踪芯片流片及量产过程，配合测试、封装团队分析版图相关的失效问题，输出改进方案。
整理版图设计文档，沉淀设计规范与最佳实践，参与团队技术分享与经验传承。
岗位要求
学历要求：统招本科及以上学历，有有 2 年及以上 DRAM可以放宽大专，微电子、集成电路、电子信息工程等相关专业。
经验要求
有 2 年及以上 DRAM 版图设计经验，熟悉 DRAM 存储单元、外围电路版图设计流程者优先；
无 DRAM 经验者，需具备 3 年及以上 CMOS 模拟版图设计经验，熟悉数模混合、电源管理等电路版图设计优先。
熟练掌握 Cadence Virtuoso 等版图设计工具，精通 DRC/LVS/ERC 等物理验证流程与方法。
深入理解半导体工艺原理，熟悉 CMOS/BiCMOS 工艺规则，具备良好的版图匹配性设计、寄生参数控制能力。
具备较强的问题分析与解决能力，逻辑思维清晰，有良好的跨团队沟通协作能力和抗压能力。