职责描述：
1. 搭建测试环境，创建测试用例，分析测试中发现的问题，协同研发团队提供解决方案。
职位要求：
1. 熟悉Verilog、SystemVerilog。
2. 熟悉Tcl、Python等脚本语言以及熟悉Simulator，Debugger以及Coverage等EDA工具者优先。
工作地点：上海、北京、西安、成都、长沙、厦门、南京、无锡
专业要求：电子工程、微电子、集成电路、计算机、软件工程、电气、数学、物理、计算机、通信、通讯、信号处理、自动化等相关专业