职责描述：
1. 设计和验证应用于SerDes, DDR, D2D PHY中的模拟电路, 搭建verilogA模型进行架构评估和优化，支持数模混合验证。
2. 模拟电路包括，PLL, high-speed DRIVER, CTLE, VGA, DFE,CDR, ADC/DAC, MUX/DEMUX, 各种辅助calibration电路等。
职位要求：
1. 硕士及以上学历，有模拟电路设计基础。
2. 有PCIe, USB, Ethernet等PHY设计，或者PLL/ADC/DAC等设计经验者优先。
3. 有传输线，螺旋电感，谐振电路理论和实践经验，熟练使用Cadence工具。
工作地点：上海、北京、西安、成都、长沙、厦门、南京、无锡
专业要求：电子工程、微电子、集成电路、计算机、软件工程、电气、数学、物理、计算机、通信、通讯、信号处理、自动化等相关专业