一、职位职责：

1. 基板设计与优化

- 主导芯片封装基板（Substrate）的全链路设计，包括原理图绘制、布局布线、Bump/Ball Map规划及阻抗匹配，确保满足高速信号（如PCIe 5/6、DDR5、HBM）和电源完整性（PI）要求。

- 优化基板层叠结构、线宽/线距及材料选型（如ABF、BT树脂），降低信号损耗（SI）和电磁干扰（EMI），提升封装可靠性。

- 设计电源网络（PDN），优化去耦电容布局，解决电源噪声（PI）问题，确保低电压大电流场景下的供电稳定性。

2. SI/PI/EMC仿真与验证

- 使用仿真工具（如SIwave、HFSS、ADS、PowerSI）对封装进行全链路电热联合仿真，分析信号反射、串扰、电源噪声及热应力分布，输出优化方案。

- 主导EMC设计，制定屏蔽方案（如接地层分割、屏蔽过孔布局），通过预测试（如TIS/RE测试）确保封装符合行业标准（如FCC、CE）。

- 针对3D堆叠、Fan-Out等先进封装技术，解决多芯片互连的信号完整性及热耦合问题。

3. 跨部门协作与技术落地

- 与芯片设计团队协作，参与芯片封装方案选型（如WLCSP、Flip-Chip、SiP），提供封装可制造性建议（DFM）。

- 与封装工艺部门协同，将设计转化为可量产方案，解决制程中的工艺偏差（如线宽公差、层间对准）对SI/PI的影响。

- 支持客户技术对接，提供封装设计规范及失效分析报告，解决量产中的可靠性问题。

4. 技术网页与知识沉淀

- 编写封装设计规范、仿真报告及可靠性测试方案，确保设计可追溯性。

- 推动专利申报及技术标准化，总结高速封装设计经验并形成内部培训教材。

二、职位要求：

1. 教育背景与经验

- 硕士及以上学历，微电子、电子工程、通信工程或材料科学专业，8年以上集成电路封装设计经验，其中3年以上基板设计及SI/PI/EMC优化经验。

- 熟悉GJB级封装标准，有AI芯片、CPU、GPU和高密度SiP封装项目经验者优先。

2. 专业技能

- 精通Cadence Allegro Package Designer、SIwave、PowerSI等设计工具，熟练使用ANSYS HFSS、ADS进行电磁仿真。

- 掌握高速接口设计规范（PCIe、DDR、USB），熟悉基板材料特性（介电常数、损耗因子）及热膨胀系数匹配等。

- 具备热仿真能力（如COMSOL、ANSYS ），能评估封装热阻及散热方案。

3. 核心能力

- 具备复杂系统级问题解决能力，能从电性、热力、机械多维度优化封装设计。

- 优秀的跨部门协调能力，熟悉IPD流程，推动设计-工艺-量产闭环优化。

- 较强的技术文档撰写能力，熟悉专利布局及行业标准解读。