1.数字电路设计与开发：包括RTL设计、仿真和综合。使用Verilog或VHDL进行数字电路的描述与实现。
2.功能验证与调试：开展模块级和系统级功能验证，确保设计符合规范要求。利用仿真工具和硬件测试设备进行设计验证和调试。
3.时序分析与优化：静态时序分析（STA）识别并解决时序违例，对电路进行功耗、面积和性能优化，确保达到设计目标。
4.设计文档编写与维护：包括但不限于设计文档、验证计划和测试报告，保证设计的规范性和可追溯性。
5.跨团队合作：与各个团队紧密合作，协调项目进度和资源，解决设计中的技术问题，支持系统应用团队进行系统联调。
6.技术研究与创新：跟踪行业最新技术动态，提出并实现创新性设计方案。参与新技术和新工具评估与引入，提升设计效率和质量。

任职要求：

1、微电子、计算机、电子工程、通信等相关专业

2、具备扎实的数字集成电路理论基础，熟悉数字电路设计方法，精通Verilog/VHDL或SystemVerilog硬件描述语言和设计流程；
3、2年以上数字IC相关经验，参与过完整的芯片设计流程，有成功流片项目经验者优先。
4、熟悉使用Synopsys、Cadence等主流EDA工具进行设计、仿真、综合和时序分析。具备FPGA开发经验者优先；
5、具备良好的团队合作精神和沟通能力，较强的分析和解决问题的能力。做事严谨，注重细节和质量。能够在多任务环境下高效工作。