1）负责芯片顶层布局布线
2）与其他团队合作，制定sys&block 模块切割方案
3）负责顶层时钟规划及feedthrough ，pin assign 工作
4）负责top rdl，bump plan工作
5）负责top clock plan工作

任职要求

1）本科及以上学历；
2) 5 年以上数字后端工作经验，具有超大规模芯片顶层floorplan经验,具有narrow charnel 顶层工作经验，精通bottom up及top down flow.
3)具有Full chip syn及floorplan flow 开发经验和能力.
4)具有先进工艺及项目工作经验.