【岗位职责】
1、基于Verilog/VHDL进行数字集成电路前端代码设计，对代码进行仿真验证；
2、参与IP核设计，包括通用外设IP(UART/SPI/I2C等)、高速接口IP；
3、负责FPGA验证板代码调试，排查代码设计问题；
4、编写硬件设计文档、调试报告、测试规范等技术文档。
【任职要求】
1、电子信息工程、通信工程、微电子相关专业，硕士及以上学历；
2、熟恶Verilog/VHDL硬件描述语言；
3、熟悉VCS、NC-Verilog、ModelSim、Vivado等软件；
4、有FPGA调试经验或开发经验者优先；
5、有PCIe、JESD204C、RapidIO等高速接口调试经验者优先；
6、有相关工作经验一年以上者优先。
【其他】
此岗位系劳务派遣岗位。