岗位职责：
1.负责高速SerDes数字信号处理（DSP）模块的设计与实现，包括但不限于数字控制环路（如CDR）、自适应均衡算法、链路训练状态机、误码率测试（BERT）等电路设计；
2.使用Verilog/SystemVerilog进行RTL代码编写、综合、形式验证及静态时序分析（STA），确保设计满足功能、时序和功耗要求；
3.与模拟工程师紧密协作，定义数模混合接口的规格，并协助完成芯片顶层混合仿真及协同验证；
4.能够参与芯片测试方案制定、FPGA原型验证及芯片调试。
岗位要求：
1.硕士及以上学历，具备半导体物理、数模混合集成电路等相关知识背景；
2.具有高速串行接口和高速电路相关技术学习经历；
3.熟练使用集成电路设计相关软件，如Cadence、Caliber等；
4.可以应用测试设备，如示波器、误码仪、频谱仪、网络分析仪等；
5.能够完成高速数模混合电路芯片的开发。