招聘数字后端PD
负责数字芯片从RTL到GDSII的物理实现，包括逻辑综合、布局规划（FloorPlan）、时钟树综合（CTS）、布线优化（Place & Route）、时序收敛（STA）、功耗分析（IR Drop/EM）、物理验证（DRC/LVS）等环节
协同前端设计团队完成时序约束（SDC）编写和功能验证，确保芯片性能、面积及功耗（PPA）达标
有先进工艺PD经验优先，对28nm及以下先进工艺节点（如12nm、7nm等），优化设计流程，解决信号完整性（SI）、电压降（IR Drop）等复杂问题
流程开发与自动化，开发并维护Tcl/Perl/Python脚本，提升布局布线、数据提取、验证等环节的自动化效率
参与芯片级集成设计，与DFT、模拟版图团队协作完成整体版图规划及验证
主导或协助技术文档编写，包括设计报告、验证规范及工艺反馈

教育背景：微电子、电子工程、计算机科学或相关专业硕士及以上学历，优秀者可放宽至本科
专业技能：熟悉数字后端全流程工具链（如Synopsys IC Compiler、Cadence Innovus、Calibre等），掌握时序分析工具PrimeTime，精通Tcl/Shell脚本编程，具备Perl/Python开发能力者优先，熟悉UPF低功耗设计流程及先进工艺设计规则（如FinFET技术等）
经验要求：3年以上数字后端设计经验，至少参与过1次成功流片项目，熟悉芯片级集成及模块级物理设计，具备复杂SoC设计经验（如CPU/GPU/AI芯片）者优先
软性能力：具备优秀的逻辑分析能力和抗压能力，适应高强度流片周期
良好的团队沟通与跨部门协作能力
加分项
1.熟悉DFT设计（如Scan Chain、MBIST）及测试方案制定
2.有高速信号通信芯片经验