中高级、专家岗均在招。薪资可谈

1.主导大规模SoC芯片或先进工艺节点（如7nm及以下）​ 的物理实现工作。能够进行顶层架构的布局规划，制定物理实现策略，并预见和解决在深亚微米工艺下面临的复杂挑战，如信号完整性（SI）、低功耗设计（UPF/CPF）和可制造性设计（DFM）
2.主导或深度参与后端设计流程和方法的优化与创新，利用TCL、Python、Perl等脚本语言开发自动化工具，提升设计效率和质量，解决芯片设计后端遇到的最棘手的时序、功耗、信号完整性和物理验证问题
3.作为技术核心接口，与前端设计、DFT（可测试性设计）、模拟混合信号（AMS）以及封装团队紧密协作，确保物理实现方案满足系统级需求。负责完成物理验证（DRC, LVS, ERC等），并生成完整的设计文档，指导后续的流片（Tape-out）和生产测试

1.本科及以上学历，微电子、集成电路、电子工程等相关专业
2.8年以上资深经验，有主导复杂SoC芯片在先进工艺（如7nm/5nm）下成功流片的纪录，能证明其技术领导力和架构决策能力
3.精通数字芯片物理实现的全流程、静态时序分析（STA）原理和低功耗设计方法。深刻理解半导体器件物理和深亚微米工艺下的设计挑战（如SI、PVT变异等）。对芯片系统级设计（如跨时钟域、电源域）有深刻理解，能进行技术前瞻性布局，预见并解决跨领域技术挑战
4.熟练使用行业主流EDA工具，如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等。精通TCL、Shell、Python等至少一种脚本语言，用于流程自动化和问题排查。具备强大的脚本开发能力以优化设计流程，并对EDA工具的内在原理有深入理解，能进行工具选型和评估
5.出色的分析解决问题能力、责任心、团队协作和沟通能力。具备技术规划、决策和影响力，能够清晰阐述技术方案，推动跨团队合作，并具备培养和指导团队成员的能力