岗位职责：
1、负责脑机接口系统中FPGA逻辑设计与开发，完成高速数据接口（如DRAM、USB3.0、UDP/IP协议栈）的设计、实现与优化，确保低延迟、高可靠性数据传输。
2、基于Xilinx系列FPGA（如Zynq UltraScale+、Artix-7等）开发数据采集与处理模块，支持多通道神经信号或生物电信号的实时传输与预处理。
3、参与硬件平台（如XEM7310）的接口调试、时序优化及系统集成，解决信号完整性与电磁兼容性问题。
4、编写RTL代码并进行功能仿真（ModelSim/Vivado），完成时序约束、逻辑综合、布局布线及资源利用率优化。
5、配合算法团队实现信号处理模块（如滤波、压缩、编码）的硬件加速，提升系统实时性。
6、输出设计文档、测试报告及标准化开发流程，支持产品迭代与量产。
任职要求：
1、电子/通信/计算机相关专业本科及以上学历，3年以上FPGA开发经验；
2、熟练使用Vivado/Vitis开发工具，精通Verilog/VHDL，掌握时序约束与跨时钟域设计方法；
3、独立完成过以下至少两项接口开发：
4、DDR3/4 DRAM控制器设计与优化；
5、USB3.0 PHY/MAC层协议实现；
6、UDP/IP协议栈开发（支持1Gbps+数据传输）。
硬件平台要求：
1、熟悉Xilinx FPGA架构（如Zynq系列、Spartan-7）；
2、有XEM7310或类似硬件平台开发经验者优先。
3、工具与调试能力：
4、熟练使用ChipScope、ILA等调试工具，能结合示波器、逻辑分析仪定位硬件问题；
5、熟悉AXI4、SPI、I2C等总线协议，具备高速数据流处理经验。
加分项（非必需）：
1、了解脑机接口特性（如微伏级信号处理、高密度电极阵列同步采集）；
2、熟悉开源FPGA项目（如LiteX、PicoRV32）或JESD204B、LVDS等高速接口；
3、有Zynq PS-PL协同开发经验，或嵌入式Linux驱动开发基础。