核心职责‌
1：系统设计与开发‌
负责雷达信号处理系统的FPGA架构设计、逻辑开发及算法移植，包括数字下变频（DDC）、脉冲压缩、动目标检测（MTD）等模块的优化实现‌；
主导Matlab/Simulink算法仿真与验证，完成资源评估及FPGA硬件适配，确保实时性与低功耗需求‌。
2‌：接口与通信开发‌
设计高速数据接口（如JESD204B、DDR3/DDR4、RapidIO）及FPGA与DSP间的实时通信协议，支持雷达系统多模块协同工作‌12；
解决硬件电路与逻辑设计的时序冲突，优化信号完整性和系统稳定性‌34。
‌文档与测试支持‌
3：编写FPGA设计文档（接口定义、测试方案、时序报告）及算法实现说明，参与系统联调联试‌；
支持外场试验，分析雷达数据并优化算法参数，提升目标检测与跟踪精度‌
技术攻关与维护‌
1：针对雷达对抗、电子侦察等场景开发干扰抑制算法，优化FPGA资源占用率及处理延迟‌；
2：协助硬件团队完成电路调试，提供FPGA固件升级及故障排查支持‌。
‌能力要求‌
1‌:专业技能‌：
精通Verilog，熟练使用Vivado、Modelsim、matlab等工具链‌；
熟悉雷达信号处理理论（如CFAR检测、PDW参数测量）及数字通信系统链路仿真‌；
具备J工、星载设备开发经验者优先。
2‌:协作要求‌：
能独立完成算法到硬件的全流程开发，并与软硬件团队高效协作‌