一、岗位核心目标
负责低空探测雷达系统中数字信号处理算法的FPGA实现、仿真、测试与优化。核心工作是将MATLAB/Simulink等环境下的雷达信号处理算法（如CFAR、脉冲压缩、滤波、波束形成等）进行硬件转化，确保其在高性能FPGA平台上满足实时性、高精度和低功耗的系统要求，并参与产品的全生命周期开发。
二、岗位职责
1、算法实现与优化
1）参与雷达系统方案讨论，负责信号处理链路的FPGA方案设计与代码实现
2）独立完成雷达信号处理算法（如DDC/DUC、脉冲压缩（匹配滤波）、MTI/MTD、CFAR检测、恒虚警处理、测距测速测角等）的RTL设计、仿真、综合与调试；
3）对现有FPGA代码进行资源优化（逻辑、DSP、Block RAM）和时序优化，提高系统性能。
2、系统集成与调试
1）与系统、算法工程师密切协作，完成算法模型的浮点到定点转换及FPGA实现验证
2）与硬件工程师协作，参与板级调试，解决信号完整性、时序、接口（如JESD204B）等问题；
3）搭建测试环境，使用示波器、逻辑分析仪、频谱仪等工具对FPGA设计进行板级实测与性能验证。
3、文档与支持
1）编写详细的设计文档、测试报告和技术文档
2）为生产、测试部门提供技术支持，并协助解决产品化过程中的相关问题。
三、 任职要求
1、必备要求（硬性条件）
1）学历专业： 硕士及以上学历，电子工程、通信工程、信号与信息处理、微电子等相关专业
2）工作经验：3年及以上雷达、声纳、无线通信等领域的FPGA开发经验。有成功量产雷达项目经验者优先。熟悉完整的FPGA开发流程：从需求分析、代码编写（VHDL/Verilog/System Verilog）、功能仿真（Modelsim/VCS）、逻辑综合（Vivado/Quartus）到板级调试
3）核心技术能力：信号处理基础： 扎实的数字信号处理理论基础，深刻理解雷达信号处理原理和常见算法；FPGA设计能力(熟练使用Verilog HDL/VHDL进行RTL代码设计，代码风格规范；精通Xilinx或Intel（Altera）系列FPGA（如UltraScale+/Versal, Stratix/Arria 10）的开发工具链；有高速接口设计经验者优先，如 JESD204B（与ADC/DAC通信）、DDR3/4、PCIe、Ethernet 等；)仿真与调试： 熟练使用MATLAB/Simulink或Python进行算法验证和数据分析，能编写Testbench进行自动化仿真。
四、加分项（显著优势）
1、有低空、慢速、小目标（低小慢）探测雷达项目经验，熟悉其信号处理特点和挑战（如强地杂波抑制）
2、有阵列信号处理或数字波束形成（DBF） 的FPGA实现经验
3、熟悉C/C++ 用于系统建模，或具有Zynq UltraScale+ MPSoC等带ARM核的FPGA开发经验；
4、了解机器学习/深度学习在雷达目标识别中的应用，并有相关FPGA加速的探索经验。