岗位职责：
1、负责SOC芯片数字中端实现EDA Flow的开发和脚本维护。
2、负责时钟方案设计、Floorplan设计、低功耗设计（UPF）、工艺和memory评估、Synthesis/STA/Formality等任务。
3、负责前后端衔接沟通，达成最终PPA指标。
任职要求：
1、具备RTL到netlist实现交付相关技能，包括网表综合、低功耗检查、静态时序分析、网表形式验证等，熟悉Synopsys或Cadence EDA工具；
2、熟悉RTL 设计，能和前端工程师充分交流，支持RTL设计优化；有时钟复位方案设计和低功耗设计经验者更佳；
3、熟悉后端PR的流程和需求，有STA signoff经验者更佳。