岗位职责：

1．参与系统架构设计，与硬件、软件团队沟通，理解项目需求，制定FPGA设计方案；

2．使用硬件描述语言（如Verilog、VHDL）进行FPGA逻辑设计；

3．设计并优化时序逻辑、状态机、数据通路等模块，解决时序违例问题，改善FPGA资源利用率（如LUT、BRAM、DSP等）；

4．使用仿真工具，进行功能仿真和时序仿真，验证设计的正确性；

5．负责编制相关技术文档；

6. 负责交付后的软件维护。

任职条件：

1．电子工程、通信工程、计算机科学、自动化等相关专业硕士及以上学历；

2．熟练掌握Verilog或VHDL，能够独立完成模块设计和仿真，具备良好的代码编写和调试能力；

3．熟练掌握常用的FPGA开发和仿真工具；熟练掌握时序分析、约束设置方法，能解决时序收敛问题，优化设计性能；

4．熟悉常见的接口协议，如：PCIe、DDR、Ethernet、I2C、SPI、UART、CAN、LVDS等；

5．具备3年以上FPGA开发经验；至少2个及以上完整的FPGA项目开发经验，涵盖从需求分析、设计、编码、仿真、调试到测试的全流程；

6. 能够熟练阅读英文技术文档。