1）FPGA开发与算法实现
基于Xilinx/Altera FPGA（A7、Zynq SoC或异构计算平台等）完成高速数据采集系统的软硬件协同开发与系统集成，并实现数字信号处理算法（如FIR/IIR滤波、FFT、数字下变频），具备国产FPGA开发经验优先。
2）验证与优化
使用ModelSim/Vivado/Quartus进行仿真验证，优化时序约束与资源利用率。
配合软件团队完成系统联调与性能测试。
3）
负责高速数据采集系统(10M采样速率以上)设计，包括信号调理电路（如抗噪声设计、滤波电路）、高速PCB布局（抗干扰布线、信号完整性优化）。
涉及高速ADC/DAC接口设计、DDR4内存控制、JESD204B/PCIe等高速串行通信协议实现。
4）任职要求细化
（1）学历要求：
电子工程/通信工程/自动化等相关专业，本科及以上学历（硕士优先）。
（2）技术能力：
精通Verilog/VHDL，熟悉SystemVerilog仿真验证。
3年以上FPGA开发经验，具备高速接口（PCIe/JESD204B）或复杂SoC项目经验。
熟悉数字信号处理算法及其FPGA实现，具备嵌入式系统开发能力者优先。
（3）软性素质
能独立调试硬件兼容性、时序冲突等复杂问题2。
跟踪FPGA技术动态（如新架构、AI加速工具链），探索创新应用场景。
跨部门沟通（硬件、软件、算法团队），推动项目高效落地