岗位职责：

1、按照客户要求负责完成SoC系统架构和模块划分，制定SoC和各模块的设计指标；

2、制定clock domain和power domain；

3、把控RTL质量、时序优化、降低功耗和研发进度；

4、负责各模块的前端RTL设计、仿真、综合功能验证和时序分析；

5、负责SoC中各模块的集成；

6、配合完成FPGA测试，芯片硬件平台测试等。

岗位要求：

1、电子/微电子/通信等相关专业本科及以上学历；

2、精通数字前端设计流程，具有较深的SoC设计和验证知识；

3、熟练使用以下语言：Verilog/VHDL/SystemVerilog；

4、能够熟练使用VCS/Verdi/Spyglass/nLint等数字IC设计验证工具；

5、具有良好的英语读、说、写能力；

6、能够熟练使用Perl/TCL/Python编写脚本者优先；

7、5年数字IC前端数字电路设计经验，有带领小规模（3~5人左右）团队经验者优先。