岗位职责：
1、协助制定测试计划，编写测试激励、生成测试数据、编写完成测试工作的相关文档（进行FPGA软件功能仿真、时序仿真、静态时序分析、规则检查、逻辑等效性检查）；
2、熟练使用MATLAB工具。使用Verilog/VHDL、Tcl搭建测试环境，编写测试用例并执行测试用例，提交测试报告；
3、跟踪bug状态，执行回归测试。
任职资格：
1、具有良好的电路基础，能够读懂电路图；
2、熟悉System Verilog、 Verilog/VHDL、Tcl等语言 熟练使用UVM环境进行测试；
3、本科及以上学历，集成电路/电子/通讯/计算机/自动化控制相关专业；
4、具有良好的沟通能力，团队协作能力，对待事情认真负责专注；
5、深入理解基于FPGA技术产品生命周期及开发流程，熟练掌握VHDL/Verilog HDL语言的RTL编码、逻辑综合和静态时序分析等技能；
职位福利：节日福利、周末双休、五险一金、每年多次调薪、餐补、绩效奖金、年底双薪、补充医疗保险