岗位职责：
1、参与芯片模块级，系统级验证。
2、完成项目过程中VPlan定制，测试用例开发，门级仿真，覆盖率收敛等验证过程。
3、参与设计验证架构和平台开发。
任职要求：
1. 微电子，集成电路，电子工程等相关专业硕士及以上学历；
2. 熟悉设计验证流程、验证方法学；
3. 基于SystemVerilog/UVM的开发经验，测试平台搭建；
4. 熟悉Verilog，SystemVerilog和脚本语言；
5. 自我激励、积极主动，以结果为导向，学习意愿强；
6. 具备较强的执行力和时间管理能力；
7. 善于沟通，具有良好的团队合作精神。
公司提供：
具备竞争力的薪酬；股权激励；全面的福利保障；务实平等的工作环境；与行业内顶尖设计、验证、应用和市场团队一起共事并成长。