FPGA图像融合处理工程师

全职 | 技术研发岗

岗位使命

负责设计并实现基于FPGA的高性能图像融合处理系统，通过硬件加速技术优化多源传感器（紫外/可见光/红外/激光雷达等）的实时图像融合算法，提升目标检测精度与系统响应速度，优化高速图像拖尾，满足在线监控、无人机载、便携式紫外成像仪、多光成像仪在电力、铁路等场景的苛刻性能需求。

核心职责

1. **架构设计**

- 主导FPGA图像处理流水线架构设计，实现图像配准、特征提取、像素级/特征级融合算法硬件化。

- 设计高速数据流接口（如Camera Link、CoaXPress）与DDR内存控制方案，解决大数据吞吐瓶颈。

2. **算法加速与优化**

- 将MATLAB/Python原型算法转化为并行FPGA硬件逻辑，优化资源占用（LUT/BRAM/DSP）与时序（＞200MHz）。

- 开发基于HLS（Vitis HLS/OpenCL）或RTL（Verilog/VHDL）的融合处理IP核，支持动态权重自适应融合。

3. **系统集成与验证**

- 构建UVM/SystemVerilog验证平台，完成图像融合模块的功能覆盖率与极限场景测试（低光照/运动模糊）。

- 协同嵌入式团队开发Zynq MPSoC等平台的PS-PL数据交互方案（AXI-DMA/VDMA）。

4. **性能提升**

- 通过流水线重组、定点量化、近似计算等技术，降低处理延迟（目标：＜5ms @1080P）。

- 开发实时图像质量评估模块（如QABF、EN），驱动算法迭代。

技能要求

# 必需技能

- 精通FPGA开发全流程：

▶ 语言：Verilog/VHDL + SystemVerilog验证

▶ 工具：Xilinx Vivado/Vitis, Intel Quartus, Modelsim

- 图像处理硬件化经验：

▶ 掌握图像滤波/变换（FFT/DWT）/分割/融合常用算法硬件实现

▶ 熟悉OpenCV基础操作与硬件加速原理

- 高速接口开发：

▶ 实战经验：DDR3/4, AXI4-Stream,Camera Link/SDI, PCIe

- 脚本能力：Python/Tcl（自动化测试与流程控制）

加分项

- 熟悉多传感器融合（紫外+可见光+红外/激光雷达）的硬件同步方案

- 有HLS实现CNN加速器（如YOLO分割网络）经验

- 掌握Chisel/SpinalHDL等新型HDL工具

- 熟悉Petalinux驱动开发或VxWorks实时系统优化

素质要求

- 极强的算法并行化思维与资源优化意识

- 能阅读计算机视觉论文并快速工程化

- 具备跨团队（算法/硬件/嵌入式）协作能力

- 对低延迟、高吞吐设计有极致追求

应聘方式

请提交：

1. 简历（突出FPGA图像处理项目指标：**分辨率/帧率/资源利用率/延迟/解决监控场景运动拖影问题**）

2. 技术代表作说明（如GitHub链接/专利/白皮书）

3. 对如下场景的解决思路：如何在资源受限FPGA上实现4K@60fps的多双波段紫外-红外-可见光自适应融合？