1. 负责数字芯片Front-end flow相关工作，包括逻辑综合与时序分析、优化/收敛，约束编写以及PPA分析等；
2. 负责芯片语法检查、RTL Check、Formal Verification、STA、Power Analysis等；
3. 负责前端工艺、lib、memory评估，与后端部门交互。

任职要求：

1. 计算机科学与技术、软件工程、电子科学与技术等相关专业，本科及以上学历；
2. 熟练使用Verilog HDL、Verilog或SystemVerilog等硬件描述语言；
3. 熟悉常用的EDA工具，如VCS、DC、GENUS、Spyglass等；
4. 有强烈的自动化、便捷化意识；
5. 有较好的沟通能力和团队协作意识；
6. 有过ASIC设计经验或物理设计背景者优先。