岗位一（3）

岗位职责

1.参与雷达、通信、感知等电磁信号处理系统设计、指标制定与系统验收；

2.负责雷达、通信、感知等电磁算法和接口设计相关的FPGA开发；

3.协助硬件电路设计和测试；

4.实施路径和进度分析，协助完成项目相关文档编写工作；

5.部门交办的其他事项。

岗位要求

1.电子科学技术、信息与通信工程等相关专业本科及以上学历。

2.熟悉雷达工作原理和无线通信数字信号处理算法；熟悉雷达射频指标和高速接口设计；熟悉雷达射频指标和高速接口设计；

3.熟练使用Verilog/VHDL硬件描述语言进行FPGA设计代码以及仿真Testbench的编写；

4.熟悉Xilinx/ALTERA的FPGA器件，熟练使用VIVADO/ISE以及Quartus工具； 熟练使用FPGA的仿真Questasim/Modelsim和综合Synplify等其他相关工具；

5.有FPGA高速接口GTX/GTH设计经验、SRIO /PCIe /Ethernet /FC /LVDS /DDR相关经验者优先; 有FMCW雷达信号处理、射频测向、目标识别或者毫米波雷达开发经验者优先；

6.熟悉FPGA、DSP和ARM协同工作过程，具有Xilinx Zynq或RFSoC类FPGA开发经验者优先；

7.具备协同工作能力，学习能力较强，能吃苦耐劳，具备独立思考和解决问题的能力；良好的英语能力，能够读懂雷达相关专业英文资料。

岗位薪酬

年薪20～35万，具体视实际面试情况而定。

岗位二（4）

岗位职责

1. 负责FPGA原型系统的设计、调试及维护；

2. 分析解决开发过程中的问题，优化FPGA资源及时序，提高系统性能；

3. 跟进FPGA原型验证方法学的演进，参与设计完善FPGA设计流程

4. 配合ASIC设计人员、软件开发人员进行板级调试以及系统联调工作。

岗位要求

1. 本科及以上学历，电子、计算机、自动化等相关专业

2. 一年以上FPGA开发经验，熟悉FPGA设计、开发流程，具备独立进行FPGA编码、仿真和调试的能力；

3. 熟练掌握Verilog/SystemVerilog语言，掌握Vivado等FPGA开发环境的使用，具有一定的FPGA时序优化、资源优化能力；

4. 下列至少两项能力：

a) 熟悉AXI、AHB、APB等总线协议，具有SoC系统集成／验证经验；

b) 具有DDR/PCIE等高速IP集成开发经验；

c) 熟悉常见外设协议，具有相关开发调试经验。

d) 具备脚本编写能力，能够将工作流程脚本化。

岗位薪酬

年薪20万～60万，具体视实际面试情况而定。

工作地点

北京


职位福利：五险一金、绩效奖金、全勤奖、餐补、交通补助、免费班车、定期体检、带薪年假