1. 负责设计、开发和维护系统信号完整性方案，确保设计的有效性和可靠性。

2. 参与产品开发过程中的设计评审，提出关于信号完整性的技术建议和改进方案。

3. 开发和维护信号完整性测试方法和流程，制定测试计划并进行测试，提供测试报告和数据分析。

4. 分析系统集成中的问题，并提供解决方案，确保系统集成的高效运行。

5. 持续跟踪和研究最新的信号完整性技术和工具，提出改进和创新的建议。

6. 主导服务器主板、背板、线缆等关键部件的高速信号（PCIe Gen5/6、DDR5、USB4、400G以太网等）全链路建模与仿真优化，包括拓扑结构设计、阻抗匹配、损耗补偿、串扰抑制等。

7. 搭建高速信号测试平台（如TDR/VNA/实时示波器），执行眼图测试、S参数测试、误码率分析（BERT）等，对比仿真与实测数据并迭代优化设计。

8. 主导SI相关失效分析（如振铃、反射、ISI问题），提供根因解决方案并推动设计/工艺改进

9. 跟踪IEEE/PCI-SIG/OIF等组织技术标准演进（如PCIe Gen6、UCIe、224G PAM4），主导新协议接口的SI可行性研究与技术路径规划。

10. 探索AI服务器/液冷系统等新兴场景下的SI挑战（如散热对介电性能影响、高密度布线串扰抑制）

11. 与硬件设计、PCB Layout、结构散热团队紧密协作，推动SI设计规则在开发流程中的落地执行。

12. 编制SI设计指南、测试报告等技术文档，建立企业级SI知识库并主导内部技术培训。

任职资格

1. 本科及以上学历，电子工程、通信工程、物理学或相关专业。

2. 熟练掌握信号完整性分析工具和仿真软件，如SPICE、IBIS、S-parameter等。

3. 有相关的服务器主板测试和分析经验。

4. 熟悉PCB设计流程和工具，具备一定的PCB设计经验，熟悉信号完整性布线和布局技术。

5. 具备较强的解决问题能力和创新思维，能够独立思考和解决复杂的信号完整性问题。

6. 具备良好的沟通和协调能力，能够与多个团队和部门进行有效的合作和协作。

7. 熟悉高速测试设备（≥33GHz示波器、VNA、TDR）操作与信号去嵌入（De-embedding）技术；

8. 熟悉服务器/数据中心硬件架构，了解高速背板设计、电源完整性（PI）协同优化方法。

9. 5年以上高速数字电路SI/PI设计经验，至少主导过2代PCIe（Gen4及以上）或DDR（DDR4及以上）完整项目开发。