1. CPLD/FPGA开发设计：

- 负责CPLD/FPGA的硬件逻辑设计、代码开发（Verilog/VHDL）及优化，实现产品功能需求。

- 完成模块级和系统级的仿真验证（ModelSim、VCS等工具），确保时序收敛和功能正确性。

- 配合硬件团队完成电路设计，解决信号完整性、功耗及时序问题。

2. 系统集成与调试：

- 熟悉INTEL AMD等主流服务器平台硬件设计及时序控制逻辑，熟悉主板 背板等板卡代码框架。

- 熟悉CPLD与MCU、传感器、通信接口（如I2C、SPI、UART）的协同开发。

- 分析并解决开发过程中出现的逻辑功能异常问题。

3. 文档与协作：

- 编写设计文档、测试报告及用户手册，确保项目可追溯性。

- 协助测试团队制定验证方案，支持量产化过程中的问题排查。

---

任职资格

1. 基本要求：

- 本科及以上学历，电子工程、微电子、通信等相关专业。

- 2年以上CPLD/FPGA开发经验，熟悉安路、Xilinx、Altera（Intel）或Lattice等主流厂商器件。

- 精通硬件描述语言（Verilog/VHDL），掌握状态机设计、时序约束及跨时钟域处理。

2. 技能工具：

- 熟练使用EDA工具链（TD、Quartus、Diamond、Vivado、ISE等）及仿真调试工具。

- 熟悉常用通信协议（如I2C、SPI）及接口设计，具备硬件调试能力（示波器、逻辑分析仪）。

- 了解低功耗设计方法及静态时序分析（STA）。