1. 定义通信芯片规格和SOC架构、基于算法模型的规格及架构定义；

2. 负责SOC芯片/子系统的架构设计，包括需求分析、规格确认、性能调优等工作；

3. SOC系统设计和集成中技术难题攻克及技术突破，不限于系统级模块级仿真及验证、RTL实现、FPGA验证及芯片测试等研发任务；

4. 根据产品需求评估和优化芯片的性能、面积和功耗；

5. 指导团队完成功能开发和验证、时序优化、post-silicon的测试、产品的应用导入和量产维护 。

任职要求：

1．主持完成过大型芯片的需求，规格，设计，验证和维护等工作，具备chiplevel负责人主导芯片项目流片经验；

2．熟悉通信协议及通信芯片设计、生产、质量控制、可靠性等相关知识，具有CAT1/Redcap产品开发经验者优先；

3．熟悉ASIC开发流程，理解ASIC开发各阶段的关键设计活动和监控点，善于识别风险并规避风险；

4．熟悉SOC架构和顶层接口，能够根据设计Spec进行IP评估、设计实现以及顶层集成；

5．有PCIe、USB、DDR、RSIC-V CPU、AMBA系列总线开发经验者优先；

6．具备较强问题分析及推动能力，技术方法论创新能力；

7．具备成熟的项目统筹及风险预判能力，团队协作经验优秀，具备较强的耐力及毅力;

8．微电子与固体电子学，电子科学与技术，通信工程等相关专业；

9．熟练掌握Verilog语言编程及芯片产品软硬件开发流程，从事过ASIC设计验证。