职位描述：
1、 负责模块级/系统级EDA环境搭建和维护
2、 负责FPGA环境的搭建和维护
3、 负责C语言编写测试激励
4、 负责FPGA代码编写维护、模块设计、仿真及硬件调试，配合完成系统测试
5、 搭建仿真环境，基于UVM
6、 用Verilog实现RTL设计，数据IP core的调用和使用
任职要求：
1、 电子、计算机、通信等相关专业，本科及以上学历，1年及以上FPGA研发经验
2、 熟悉UVM等验证方法学，有搭建过仿真平台、测试点分解、代码/功能覆盖率分析的经验
3、 熟练使用System Verilog或者Perl/Python语言、c语言进行测试用例设计
4、 熟练掌握主流的仿真调试工具（VCS/QuestaSim/ModelSim等）
5、 熟练掌握Tcl\Perl/Makefile等常用脚本语言
6、 具有良好的沟通和团队合作能力，有自驱力