岗位职责：1、负责FPGA逻辑功能模块的设计、编码(Verilog/VHDL)与仿真验证，根据系统设计架构，辅助设计整机工作流程，完成从需求分析到代码实现的完整开发流程;
2、组织、配合工程师完成 FPGA 模块开发、子模块整合、仿真、调试工作；
3、根据整机成本、性能要求进行整体优化设计；
4、根据 FPGA 开发流程补充完善现有文档体系，编写设计文档、测试报告及接口协议等文档，确保代码可维护性。

任职要求：1、本科及以上学历，电子、通信、信号处理相关专业优先；
2、有信号源、频谱仪、矢网的研发经验优先；
3、熟悉常见的信号处理算法，熟练使用MATLAB，具备MATLAB和FPGA联合仿真的能力;
4、熟悉常用IP（CIC，FFT，FIR，CORDIC等）
5、接口开发经验:至少具备以下一种接口的独立开发经验:
A、高速SerDes(GTX/GTH、JESD204B)
B、存储接口(DDR3/DDR4控制器、QDR)
C、通信协议(aurora、PCle、Ethernet)
熟悉相关协议标准与时序约束方法；
6、具备FPGA时序收敛经验，能通过约束文件(XDC/
SDC)和代码优化解决时序违例问题。熟悉逻辑资源(LUT/BRAM/DSP)利用率分析与功耗评估。
7、具备良好的问题定位与调试能力，能熟练使用逻辑分析仪、示波器等工具；
8、工作严谨，具备团队协作意识，能承担一定强度的技术攻关任务，前期任职经历稳定。