任职资格：
1、统招本科及以上学历，3年以上同岗位技术开发经验（本行业优先）；
2、精通FPGA芯片特性，精通verilog语言；
3、在器件资源估算、RTL编码、仿真调试、时序约束方面有较深造诣，开发设计经验丰富。
4、熟练使用设计、办公软件。有一定的设计文档编写水平，良好的英文阅读能力。
5、熟悉RapidIO、PCIe、DDR3等高速接口者优先。
岗位JD：
1、根据要求，参与系统需求分析、系统概要设计工作，负责FPGA逻辑概要设计及详细设计文档。
2、根据要求，设计、开发、调试、维护、管理符合功能、性能要求的产品FPGA逻辑设计。
3、参与解决各种逻辑设计技术问题，参与分析与FPGA逻辑设计相关的硬件板卡或系统的故障原因。
4、参与编写和评审FPGA逻辑设计规范，对其他FPGA设计进行评审。
5、规划并编写FPGA逻辑设计方面专利并协助进行申报。
福利：周末双休，入职缴纳五险一金、餐补、节日福利及津贴、年终奖、下午零食、13薪~14薪、员工旅游、绩效奖金、团建、体检等~
工作地点：航天基地神舟四路486号B座4层