岗位职责
1.负责音视频处理相关FPGA逻辑模块的设计、开发与调试，包括SDI/HDMI等视频接口协议解析、视频流处理（如缩放、平移、拼接、漫游等）、图像增强及格式转换等
2.负责FPGA中SERDES模块的配置与优化，包括时钟数据恢复（CDR）、均衡器（如DFE/FFE）、编码解码（如8B/10B、128B/132B）等子模块的开发与调试
3.实现视频信号采集、传输及显示的全流程控制，确保低延迟、高实时性处理
4.设计并验证SDI/HDMI/LVDS/TTL/IIS/SPDIF等接口的硬件电路及驱动逻辑，熟悉TMDS编码、DDR操作及视频时序控制
5.实现画面分割、拼接、漫游等算法的硬件加速，优化并行计算效率
6.编写设计文档、测试报告及用户手册，规范开发流程
任职资格
1. 本科及以上学历，计算机，软件工程，电子，通讯等相关专业。
2. 熟练掌握Verilog/VHDL，熟悉Xilinx/Zynq或Intel FPGA开发流程，有3年以上音视频处理项目经验。
3. 精通SDI/HDMI接口协议、TMDS编码，熟悉DDR3/4、PCIe等高速接口设计。
4. 熟练使用Vivado/Quartus以及主流仿真软件。
5. 至少1个完整音视频处理项目经验（如视频拼接墙、多画面分割系统）优先。
6. 逻辑清晰，善于分析和解决复杂问题，具备良好的文档撰写与团队协作能力。