1、 定义和设计模块结构并编写design spec及test plan;

2、使用verilog编写rtl级代码，并完成仿真验证；

3、搭建FPGA测试平台进行芯片级测试验证。

任职要求:
1、 3年以上数字电路设计工作经验；

2、熟悉Linux操作系统和Cadence软件；

3、熟练掌握Verilog数字电路硬件编程语言。