目标：设计开发基于FPGA的低延时量化交易系统
要求：
编程能力出色，熟练掌握C语言，VHDL或Verilog
熟悉ASIC，FPGA或其他硬件的架构设计，实现和验证
有RTL开发经验，熟悉Xilinx或Altera等主流FPGA的开发
熟悉Linux内核，精通网络协议,具有丰富的TCP,UDP网络编程经验和框架设计经验
有HLS经验，低延时网卡的开发、调优经验者优先