岗位职责:
1.设计存储单元阵列相关核心电路，开发DRAM通用IP核；
2.评估并优化高性能DDR/LPDDR存储架构；
3.通过仿真验证电路功能与性能，进行深度分析；
4.协助建立设计流程与质量保障体系；
5.主导版图开发全流程（含版图规划、布局布线），指导版图工程师完成设计；
6.为产品工程部门提供芯片调试支持。
任职要求:
1.至少2年电路设计经验；
2.精通模拟/数字电路原理及CMOS器件特性；
3.熟练使用Spectre、FineSim、HSPICE、Virtuoso等EDA设计工具；
4.具备模拟信号电路设计与验证经验（含电路实现、时序分析与优化），有低功耗设计或高速电路经验者优先；
5.有DRAM/NAND闪存/SRAM等存储电路产品设计验证经验者优先，ADC设计经验亦可接受；
6.出色的团队协作与沟通能力；
7.优秀的学习能力与自驱力，能适应灵活多变的工作环境。