岗位职责：
1.FPGA逻辑设计与开发：
o 负责FPGA逻辑功能模块的设计、编码（Verilog/VHDL）与仿真验证，完成从需求分析到代码实现的完整开发流程。
o 开发高速接口驱动及协议处理，包括但不限于：
GTX/GTH（高速串行收发器，支持1Gbps~28Gbps速率）；
SRIO（RapidIO协议栈开发与优化）；
DDR3/DDR4（控制器设计、时序收敛与带宽优化）；
PCIe（Gen2/Gen3/Gen4协议实现，DMA数据传输）；
JESD204B（高速ADC/DAC接口开发与同步校准）
o 针对复杂逻辑设计进行时序优化（约束、时序分析、跨时钟域处理），确保满足系统实时性与稳定性要求。
2.系统集成与调试：
o 配合硬件团队完成FPGA板级调试，解决信号完整性、电源噪声等硬件相关问题。
o 与软件工程师协作完成FPGA与CPU/DSP的协同开发（如AXI总线交互、数据流控制）。
3. 文档与标准化：
o 编写设计文档、测试报告及接口协议说明，确保代码可维护性。
o 参与FPGA开发流程规范化建设（版本管理、自动化测试）
岗位要求：
1. 统招本科及以上学历，电子工程、通信工程、微电子、计算机等相关专业。
2. 熟练使用FPGA开发工具链，精通Verilog/VHDL语言，掌握状态机设计、流水线优化、资源复用等工程技巧。
3. 接口开发经验：至少具备以下两种接口的独立开发经验：
高速SerDes（GTX/GTH、JESD204B）
存储接口（DDR3/DDR4控制器、QDR）
通信协议（SRIO、PCIe、Ethernet）
熟悉相关协议标准与时序约束方法。
4. 具备FPGA时序收敛经验，能通过约束文件（XDC/SDC）和代码优化解决时序违例问题。熟悉逻辑资源（LUT/BRAM/DSP）利用率分析与功耗评估。
优先条件：
o 有高速数据采集、通信系统、雷达信号处理等领域的FPGA开发经验。
o 熟悉Tcl脚本编写或IP核定制化开发。
o 了解部分可重配置（Partial Reconfiguration）或HLS（高层次综合）技术。
其他要求：
o 具备良好的问题定位与调试能力，能熟练使用逻辑分析仪、示波器等工具。
o 工作严谨，具备团队协作意识，能承担一定强度的技术攻关任务。