岗位职责：
1.负责终端产品DDR内存及eMMC/UPS存储子系统的架构设计、选型及原理图指导；
2.精通高速信号仿真及PCB设计约束，保证信号质量和电源稳定性；
3.定位、分析并解决DDR/eMMC硬件问题（如开机失败、死机、性能或兼容性问题）；
4.与SoC厂商协同优化底层控制器配置，提升平台兼容性；
5.跟踪存储技术标准和趋势，进行技术评估与原型验证；
6.制定和完善DDR/eMMC设计规范及测试标准，提升团队设计能力；
7.参与存储颗粒选型和成本优化；
8.指导初级工程师，分享专业知识；
任职要求：
1.电子、微电子、通信等相关专业本科及以上学历；
2.5年以上硬件开发经验，有高速存储系统（DDR4/5, eMMC, UFS）项目经验；
3.深刻理解DDR和Flash存储协议，具备丰富SI/PI仿真及调试经验；
4.精通高速PCB设计，能独立制定并评审Layout规则。