岗位职责

1. 根据算法工程师提供的模型/需求，完成 雷达信号处理算法的 FPGA 实现与优化（如 FFT、滤波、CFAR、波束形成、MIMO 信号处理等）。

2. 负责 FPGA 整体架构设计与模块划分，实现数据采集、缓存、接口和处理链路。

3. 与算法工程师紧密配合，进行 定点化/并行化/流水线优化，确保在 FPGA 上满足实时性和精度要求。

4. 负责 RTL 代码编写（Verilog/VHDL/SystemVerilog），模块仿真、综合、时序收敛与上板调试。

5. 设计和实现 高速接口（DDR、AXI 总线、DMA、JESD204、LVDS、Aurora、Ethernet/PCIe 等），保证多通道雷达数据高效传输。

6. 配合硬件和软件团队，完成 FPGA 与 SoC/CPU/GPU 的协同工作，并参与系统联调。

7. 编写技术文档，沉淀设计方案与 IP 模块，支持产品化量产。

任职要求

1. 电子工程、通信工程、微电子、自动化等相关专业，本科及以上学历。

2. 精通 FPGA 开发流程，具备 RTL 设计、仿真、综合、上板调试 的完整经验。

3. 熟悉 Xilinx Zynq / Ultrascale+平台，熟练使用 Vivado/Quartus/ModelSim 等工具。

4. 熟悉 AXI 总线协议，掌握 DDR3/DDR4 控制器、DMA、PCIe、高速串行接口的应用。

5. 能够根据算法需求进行 资源利用率、时序、功耗优化。

6. 具备良好的文档撰写与团队协作能力，能与算法工程师、软件工程师顺畅对接。

加分项（优先考虑）

· 有 雷达/通信/高速信号处理项目 的 FPGA 实现经验。

· 有 毫米波雷达（TI AWR2243/2944） 平台经验。

· 熟悉 多通道 MIMO/级联雷达系统 的实现。

· 有 DSP/ARM/GPU 与 FPGA 异构计算 项目经验。

· 具备 定点化和算法硬件化优化 的经验。