1.掌握计算机体系结构基本知识，熟悉计算机组成原理、编译原理；
2.掌握如下一种以上编程语言verilog HDL、System Verilog等；
3.熟练掌握ModelSim/VCS/QuestaSim等工具
有相关逻辑工作开发经验，尤其是具备PCI-E接口IP、网络接口IP使用开发经验者优先；