1. 主要负责FPGA开发，包括代码编写、仿真、时序约束、时序分析、调试和测试工作；
2. 编写相关的设计文档；
3. 熟练运用Verilog HDL语言，具有良好的编码风格，会使用仿真工具对逻辑代码进行仿真；
4. 熟悉VIVADO、ModelSim等逻辑开发工具，熟悉Xilinx的ZYNQ或7系列FPGA架构和开发流程；
任职要求：
1.优秀的沟通能力、理解能力；
2.思维活跃，工作态度积极，积极地学习并掌握新技术；
3.有良好的沟通和学习能力、较强的团队协作能力以及快速解决问题的能力；
4.可以承受工作压力，有良好乐观的心态；
5.具有责任意识、敬业诚信、对工作认真负责。