1. 主导或参与导航和通信等平台级信号处理系统的嵌入式软件架构设计，完成核心器件选型、接口和数据流规划、驱动开发及辅助进行算法移植；
2. 负责 Zynq等多核异构平台 BSP、驱动、DMA/中断/时钟系统调优；
3. 将 Matlab浮点算法转为定点化 C/C++或 FPGA 实现，满足系统平台实时性、吞吐率、功耗指标；
4. 开发 PCIe、SRIO、AXI-Stream、JESD204B/C、千兆/万兆以太网等高速接口的嵌入式协议栈与测试程序。
任职资格
1. 本科及以上学历，电子、通信、信号处理、计算机、自动化等专业
2. 精通 C/C++，熟悉汇编或硬件描述语言（Verilog/VHDL）者优先；
3. 熟悉 ARM Cortex-A/R + FPGA 异构架构；熟悉 Linux驱动开发；
4. 开发过PCIe、SRIO、AXI、JESD204、DDR4/5、万兆以太网 DMA 驱动者优先；
5. 熟练使用频谱仪、高速示波器，具备一定的硬件平台问题排查能力优先；
6. 具备良好英文阅读与开发文档的写作能力。