一、岗位基本信息
岗位名称：资深数字 IC 设计工程师
工作地点：重庆（可协商远程办公，核心项目需现场协同）
薪资范围：30-40K / 月（根据经验、技术深度面议）
汇报对象：研发总监
二、岗位职责
1.架构设计与方案落地：主导 SoC/IP 芯片的架构定义、规格分解与技术方案评审，输出架构设计文档、模块划分方案，结合业务场景平衡功耗、面积、时序（PPA）指标，保障设计可行性。
2.全流程 RTL 开发：负责核心模块 RTL 编码（Verilog/SystemVerilog）、逻辑仿真与代码优化，解决跨时钟域（CDC）、复位同步、接口兼容等关键设计问题，确保代码可读性、可维护性与可测试性。
3.设计验证与原型验证：参与芯片级验证计划制定，编写测试用例，配合验证团队完成功能仿真、覆盖率分析；主导 FPGA 原型验证方案设计与落地，加速芯片功能验证进度。
4.时序与低功耗优化：独立完成 SDC 约束编写、静态时序分析（STA）与时序收敛，解决 setup/hold 违例等复杂时序问题；基于 UPF/CPF 规范完成低功耗设计，包括电源域规划、门控时钟设计与功耗分析优化。
5.DFT 设计与后端协同：主导可测试性设计（DFT），完成扫描链插入、ATPG 向量生成与故障覆盖率优化；配合后端团队完成布局布线（PR）、后仿真、Sign-off，解决设计与后端实现的兼容性问题。
6.IP 集成与流片交付：负责第三方 IP 选型、评估与集成（如 CPU 核、DDR、PCIe、USB、Ethernet 等），解决 IP 兼容性与性能瓶颈；主导芯片流片（Tape-out）全流程技术把控，输出符合 Foundry 要求的交付物，跟进流片进度与风险。
7.技术团队赋能：指导初级 / 中级 IC 设计工程师，制定技术培训计划，分享设计经验与最佳实践；推动设计流程标准化、工具链优化，提升团队整体设计效率与产品质量。
8.跨部门协同与需求反馈：作为技术核心对接产品、验证、后端、测试等跨部门团队，对齐需求与项目节点；收集市场与客户对芯片性能、功能的改进建议，协同研发团队推进产品迭代。
任职要求：
（一）学历与专业
本科及以上学历，微电子、集成电路、电子工程、通信工程、计算机体系结构等相关专业；硕士及以上学历优先，具备海外知名院校背景或跨国芯片企业工作经验者优先。
（二）工作经验
1.5年以上数字 IC 前端设计相关工作经验，至少 2 次以上成功流片（Tape-out）经历；
2.具备数字信号处理DSP或大规模 SoC 芯片设计经验，有车规 / 工业级高可靠芯片设计经验者优先；
3.曾主导过核心模块或整颗芯片的全流程设计，具备团队管理或技术牵头经验者优先。
（三）专业技能
1.基础理论：扎实的数字电路、计算机体系结构、半导体物理基础，精通 AMBA（AXI/AHB/APB）等主流片上总线协议。
2.开发能力：精通 Verilog/SystemVerilog 编程语言，具备复杂逻辑设计与代码优化能力，熟悉 RTL 编码规范与代码审查流程。
3.工具与流程：熟练使用 Linux 操作系统，掌握 VCS、Verdi、Design Compiler、PrimeTime、Formality、DFT Compiler 等主流 EDA 工具；具备 Perl/Python/Shell 脚本开发能力，可自动化提升设计效率。
4.核心技术：
深入理解低功耗设计流程（UPF）与 DFT 设计方法，能独立完成复杂芯片低功耗与可测试性设计；
精通静态时序分析（STA）原理与方法，能快速定位并解决复杂时序问题，保障时序收敛；
熟悉先进工艺设计流程与 Foundry PDK 规则，具备先进工艺芯片设计经验者优先。
5.文档与英文：具备优秀的技术文档撰写能力，可输出高质量设计报告、测试方案等；熟练阅读英文技术文档，能独立解读芯片 Datasheet 与 EDA 工具手册，具备英文沟通能力者优先。
（四）核心能力
1.问题解决：逻辑思维缜密，具备极强的复杂问题排查与攻坚能力，能快速定位并解决设计、仿真、流片过程中的技术瓶颈。
2.沟通协作：具备良好的跨部门沟通协调能力，能精准传递技术信息，推动团队高效协作完成项目目标。
3.责任与抗压：具备高度的责任心与项目把控能力，能承受芯片设计行业高强度工作节奏，应对项目节点压力与突发技术问题。
4.学习创新：持续关注半导体行业新技术、新工艺、新工具，具备快速学习与技术创新能力，能将新技术应用于实际设计中。