1.硬件设计与开发
①需求分析与架构设计：根据项目需求，完成FPGA系统的功能定义和架构设计，划分模块并确定数据流，处理时钟域交叉(CDC)、跨时钟域同步O时序约束等关键问题。
②RTL编码：使用Verilog、VHDL等硬件描述语言编写可综合的RTL代码，实现数字电路逻辑；优化代码结构，平衡速度、面积(资源占用)和功耗。
③功能验证：编写测试平台(Testbench)，使用仿真工具(如ModelSim、yivado Simulator)验证功能正确性；进行覆盖率分析(代码覆盖率、功能覆盖O率)以确保设计完整性。
2.综合与实现
①工具链使用：使用FPGA开发工具(如Xilinx VivadoIntel Quartus、Synopsys Design Compiler)进行综合布局布线(Place &Route)；
设置时序约束(SDC文件)、物理约束。(XDC文件)等，确保设计满足目标时钟频率。
②时序收敛：熟悉RS422/RS485等通信时序，IP核应用。分析时序报告，解决时序违例(Setup/HoldViolation)，优化关键路径；可能涉及流水线设计、资源复用等优化手O段。
3.板级调试与验证
①硬件调试：使用示波器、逻辑分析仪(如Keysight0DSLogic)或FPGA内置工具(如ChipScope)调试信号完整性；分析毛刺、时序异常、接口协议错误等问题。
②协同工作：与硬件工程师合作，解决PCB设计中的信号O完整性(SI)、电源完整性(PI)问题。与嵌入式软件工程师协作，完成软硬件联合调试。
与硬件工程师合作，解决PCB设计中的信号O完整性(SI)、电源完整性(PI)问题。。与嵌入式软件工程师协作，完成软硬件联合调试。
任职要求：
1、本科以上学历，通信、信号处理、电子信息及相近专业，有扎实的数学基础；
2、熟悉软件无线电工作原理和数字信号处理相关理论，并有一定实践经验。
3、有软件成功开发经验，能够独立设计嵌入式软件架构、辅助设计系统架构，至少有3年以上相关工作经验。
4、思路敏捷，条理清晰，有独立解决复杂算法、系统问题的能力，具有良好的团队协作精神、创新精神和钻研精神，工作积极主动，能够承受工作压力。