主要职责： 负责从网表到GDSII的全流程后端设计，包括Floorplanning、Place and Route (P&R)、时序优化和物理验证。 进行布局布线设计，确保设计的电气和物理完整性。 执行静态时序分析（STA），确保设计满足时序要求。 进行功耗分析和优化，确保设计的低功耗特性。 进行信号完整性和电源完整性分析，确保设计的可靠性。 与前端设计工程师合作，反馈和解决物理设计中的问题。 编写和维护设计文档，参与设计评审和技术交流。

任职要求： 电气工程、计算机工程或相关领域的本科及以上学历。 10年以上数字后端设计经验。 熟练使用EDA工具（如Cadence Innovus、Synopsys IC Compiler II、Mentor Graphics Calibre等）进行物理设计和验证。 熟悉从网表到GDSII的全流程设计，包括Floorplanning、P&R、CTS、STA和物理验证。 具备功耗、信号完整性和电源完整性分析的经验。 熟悉时序约束（SDC）和低功耗设计技术。 有7nm或12nm先进工艺节点流片经验。 具备良好的团队合作精神和沟通能力，能够与多团队协作。 有较强的问题解决能力和分析能力。