1、参与项目的测试需求分析，独立负责制定测试策略、规划测试活动，并输出测试计划与方案。
2、根据需求和设计规范，设计并编写覆盖全面（功能、边界、异常场景）的测试用例。高效执行仿真测试，并精准定位、记录和分析缺陷。
3、主导或参与FPGA代码的静态代码审查，并运用静态时序分析工具对设计进行时序约束检查与风险评估，确保设计满足时序收敛要求。
4、独立编写、调试和维护TestBench，构建稳定、高效的仿真验证环境，确保测试的自动化与可重复性。
5、负责测试报告的撰写与总结，清晰地呈现测试结果、风险分析和质量评估结论，为项目决策提供关键依据。
任职要求：
1、本科及以上学历，电子工程、通信工程、微电子、计算机科学与技术等相关专业。
2、扎实的数字电路基础，精通Verilog或VHDL硬件描述语言，能快速读懂并分析复杂的RTL代码。
3、熟悉FPGA设计及验证全流程，深刻理解功能仿真和时序分析的原理与价值。
4、熟练掌握至少一种主流仿真工具（如 ModelSim/QuestaSim, VCS, Xcelium等），具备强大的TestBench编写与调试能力。
5、熟练掌握多种主流接口协议（如AMBA, PCIe, DDR, Ethernet）
6、具备良好的逻辑思维、问题分析能力和文档编写能力，善于团队协作与沟通。
7、拥有3年以上FPGA第三方测评、芯片验证或FPGA开发相关经验。