岗位职责：
1.负责基于 FPGA 的高速接口逻辑开发与实现，包含 JESD204B/C 与高速 ADC/DAC 的连接与数据处理；
2.设计与实现 DDR3/DDR4 等外部存储控制逻辑，支持高速缓存、突发传输等应用场景；
3.实现并优化 PCIe 接口下的高速 DMA 传输逻辑，确保系统吞吐与低延迟性能指标；
4.参与系统方案设计、模块划分、仿真验证、板级调试与联调，推动产品稳定交付；
5.编写开发文档、接口说明和测试用例，支持软件团队进行系统集成；
6.跟踪高速接口、器件应用、Xilinx/Intel 工具链的更新与优化，提升开发效率与系统性能。
任职要求：
1.985或211 本科及以上学历（电子工程、通信、自动化等相关专业）；
2.2-5年工作经验；
3.熟练掌握 Verilog/SystemVerilog 或 VHDL，具备良好的模块化设计理念和时序控制能力；
4.有基于 Xilinx（UltraScale+、Zynq）或 Intel FPGA 的开发经验，能熟练使用 Vivado、Quartus、ModelSim、Chipscope/ILA 等工具；
5.JESD204B/C 接口设计与调试经验；
6.多片ADC/DAC同步设计与调试经验；
7.DDR3/DDR4 控制器开发与调试经验，熟悉 AXI/AXI4 接口与地址映射机制；
8.PCIe 接口开发经验，能独立实现高速 DMA 传输通道；
9.熟悉时钟管理、分布式PLL、多时钟域处理、时序约束优化；
10.具备良好的逻辑分析能力、仿真验证能力和团队协作精神。
加分项：
1.有实际参与 JESD204C 高速采集或高速输出链路的工程经验；
2.使用过 DDR5 或进行过高速存储系统开发者优先；
3.熟悉测试测量设备（如高速 AWG、示波器、BERT 等）或参与过测试仪器产品研发者优先；
4.熟悉脚本自动化（TCL、Python）、持续集成工具者加分。