工作职责： 1.负责基于subLVDS/MIPI等高速接口的数据采集与实时处理模块研发，攻克高速数据完整性与信号同步等关键技术难题。
2. 构建并优化GB级高速数据传输系统，设计基于PCIe 4.0/5.0的XDMA/QDMA架构、多通道光纤传输及SERDES技术的流控机制，确保数据传输的稳定性和实时性。
3. 负责大规模FPGA逻辑资源的时序分析与优化，通过精密时序约束和逻辑重构，实现高性能数字系统的时序收敛，保证多版本逻辑的功能一致性和系统可靠性。
任职资格：
1. 核心技术能力：
· 精通Verilog/SystemVerilog FPGA开发。
· 具备高帧率、高分辨率Sensor的subLVDS/MIPI接口数据采集与处理系统开发经验。
· 具有3D点云处理算法开发或FPGA实现经验者优先。
2. 高速系统与接口经验：
· 拥有GB级高速数据传输系统开发经验，熟悉XDMA/QDMA（PCIe 3.0及以上）、多通道光纤、SERDES或共享内存等流控架构。
· 具备常用接口通信开发能力，包括以太网、工业总线等。