主要工作内容：

基于FPGA的信号处理实现；

基于FPGA的接口实现，包括网络通信、数据存储、AD信号采集、DA信号输出等

基于FPGA的逻辑控制实现

基于FPGA的时序控制实现

岗位技能要求：

1、硕士学历。或者211/985本科，工科类相关专业

2、 2年以上开发调试工作经验，具备ZYNQ平台开发经验者优先，具备数据采集系统开发经验的优先；
3、 熟练掌握FPGA开发工具、仿真工具、调试工具，掌握工具的高级用法；
4、 熟练使用VHDL/Verilog语言，熟练使用开发/仿真工具（vivado、ise、modelsim等），掌握常见IP原理和使用方法；
5、 熟悉时序设计、分析方法，能独立完成一个工程的所有时序约束，有丰富的解决时序问题经验；
6、具备一定的硬件知识，能看懂硬件原理图；

7、熟悉各种接口的使用，包括UART、I2C、I2S、SPI、USB、以太网、DDR等