岗位职责：
1、按流程、规范完成所承担fpag项目的分析、设计、实现和验证工作；
2、设计fpga详细的方案以满足产品和流程需求；
3、参与项目的计划和监控；
4、完成所承担工作的文档并确保及时知会所有相关人员；
5、完成直接主管分配的其他工作；
岗位要求：
1、具备较强的VHDL/Verilog语言代码编写、阅读和调试能力；
2、 熟悉Xilinx和Altera公司的CPLD、FPGA等逻辑器件的使用，掌握常用功能电路与接口的实现方法；
3、 掌握ISE和QUARTUS等开发工具的使用；
4、有图像采集 图像处理的开发经验，有parallel、lvds等sensor接口调试经验，有mipi接口调试经验者优先；
5、熟悉DDR2/DDR3 SDRAM，要求深入了解并优化存储器接口；
6、至少有3年以上完整项目经验，熟悉FPGA设计及仿真验证流程，具有丰富的FPGA板级调试经验；
7、具有良好的理解能力及英语阅读能力，有Xilinx ZYNQ系列项目开发经验者优先考虑。
交通指引： 1）地铁：21号线“神舟路”站，B出口，出站后笔直沿着河边走150米第2栋楼。
2）公交站名：广东软件园公交站、科学大道中公交站、彩频路公交站。
职位福利：五险一金、餐补、带薪年假、弹性工作、员工旅游、节日福利、项目奖金
