职责描述：
1. 参与项目需求分析、系统架构设计，完成详细方案设计、编码实现和仿真验证工作。
2. 使用VHDL/Verilog/SystemVerilog语言完成复杂数字电路的FPGA的开发工作。
职位要求：
1. 学历：计算机、电子信息类、通讯等相关专业本科及以上学历。
2. 掌握VHDL/Verilog/SystemVerilog设计语言及FPGA仿真工具和编译工具。
工作地点：上海、北京、西安、成都、长沙、厦门、南京、无锡