岗位职责：

1. FPGA/CPLD系统架构设计：负责中压SVG、储能PCS、级联多电平变流器等复杂电力电子产品的FPGA/CPLD系统方案设计，定义逻辑功能模块与接口。

2. 核心控制算法实现：使用Verilog/VHDL语言，将高性能、高实时性的控制算法在FPGA中实现，包括但不限于：多通道高精度ADC数据采集与同步，多电平PWM脉冲生成与动态均压控制。快速傅里叶变换等谐波分析与处理。高速保护逻辑与故障处理。

3. 高速通信协议开发：设计并实现自定义的高速通信协议，用于级联系统功率单元间的实时数据交换、主控与功率模块间的指令传输，确保低延迟和高可靠性。

4. 仿真与验证：进行时序仿真、功能仿真以及硬件在环测试，确保逻辑设计的正确性、稳定性和时序收敛。

5. 协同调试与集成：与硬件工程师、系统软件工程师紧密合作，完成FPGA代码的下载、调试和系统联调，解决底层驱动与逻辑相关的关键技术问题。

岗位要求：

1. 本科及以上学历，电子工程、微电子、通信工程、电力电子相关专业背景；

2. 具备3年及以上电力电子行业FPGA/CPLD开发经验。

3. 拥有级联H桥，模块化多电平，中压SVG、储能PCS等产品的FPGA开发经验，深刻理解其对于高速、并行处理的需求。

4. 熟练运用Verilog或VHDL语言进行逻辑设计，具备编写高效、可综合代码的能力。

5. 具备FFT或其他数字信号处理算法的FPGA实现经验。拥有自定义通信协议（如基于LVDS、SerDes等）的设计与实现经验。

6. 能够进行时序仿真、静态时序分析，熟练使用相关EDA工具。了解DSP或ARM的软件架构，具备软硬件协同开发经验。

7. 熟悉国内外主流FPGA与CPLD器件（如Xilinx、Altera/Intel、Lattice、以及国产安路、紫光同创等）的架构、开发流程及工具链。

8. 有成功的产品量产经验，并对国产化芯片替代有实践经验者优先。